日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年11月28日

出願番号

Application Number:


特願2000-361106

出 願 人
Applicant(s):

富士電機株式会社

2001年 6月25日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

00P01588

【提出日】

平成12年11月28日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/78

【発明者】

【住所又は居所】

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【氏名】

小林 孝

【発明者】

【住所又は居所】

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【氏名】

藤平 龍彦

【発明者】

【住所又は居所】

神奈川県川崎市川崎区田辺新田1番1号 富土電機株式

会社内

【氏名】

阿部 和

【特許出願人】

【識別番号】

000005234

【氏名又は名称】

富士電機株式会社

【代理人】

【識別番号】

100088339

【弁理士】

【氏名又は名称】

篠部 正治

【先の出願に基づく優先権主張】

【出願番号】

特願2000-331840

【出願日】

平成12年10月31日

【手数料の表示】

【予納台帳番号】 013099

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9715182

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

MOS半導体装置

【特許請求の範囲】

【請求項1】第一導電型低抵抗層と、第一導電型低抵抗層上に配置された少なくとも第一導電形半導体領域を含む電圧支持層と、電圧支持層の表面層に配置された第二導電型ウェル領域と、その第二導電型ウェル領域の表面層に配置された第一導電型ソース領域と、第一導電型電圧支持層が第二導電型ウェル領域に囲まれて表面に達している部分である第一導電型表面領域と第一導電型ソース領域とに挟まれた第二導電型ウェル領域の表面上にゲート絶縁膜を介して設けられたゲート電極と、第一導電型ソース領域と第二導電型ウェル領域との表面に共通に接触して設けられたソース電極と、第一導電型低抵抗層の裏面側に設けられたドレイン電極とを有するMOS半導体装置において、第一導電型表面領域が第二導電型ウェル領域に囲まれており、第一導電型ソース領域を含めた第二導電型ウェル領域の表面積に対する、第一導電型表面領域の表面積の比が、0.01~0.2の範囲にあることを特徴とするMOS型半導体装置。

【請求項2】第一導電型低抵抗層と、第一導電型低抵抗層上に配置された少なくとも第一導電形半導体領域を含む電圧支持層と、電圧支持層の表面層に配置された第二導電型ウェル領域と、その第二導電型ウェル領域の表面層に配置された第一導電型ソース領域と、第一導電型電圧支持層が第二導電型ウェル領域に囲まれて表面に達している部分である第一導電型表面領域と第一導電型ソース領域とに挟まれた第二導電型ウェル領域の表面上にゲート絶縁膜を介して設けられたゲート電極と、第一導電型ソース領域と第二導電型ウェル領域との表面に共通に接触して設けられたソース電極と、第一導電型低抵抗層の裏面側に設けられたドレイン電極とを有するMOS半導体装置において、表面における第一導電型表面領域の形状が、幅に対して長さの長いストライプ状をなすことを特徴とするMOS半導体装置。

【請求項3】前記半導体表面における前記ストライプ状の第一導電型表面領域の主たる部分の幅が0.1~2μmの範囲にあることを特徴とする請求項2に記載のMOS半導体装置。

【請求項4】前記半導体表面における第一導電型ソース領域を含めた第二導電型ウェル領域の表面積に対する、第一導電型表面領域の表面積の比が、0.01~0.2の範囲にあることを特徴とする請求項2または3に記載のMOS半導体装置。

【請求項 5 】前記半導体表面における前記第一導電型表面領域の形状が、幅に対して長さの長いストライプ状を有し、その主たる部分の幅が 0. 1 ~ 2 μ m の範囲にあることを特徴とする請求項 1 に記載のM O S 半導体装置。

【請求項6】前記半導体表面において、前記ストライプ状の第一導電型表面 領域の長さが100μm以上であることを特徴とする請求項2ないし5のいずれ かに記載のMOS半導体装置。

【請求項7】前記半導体表面において、前記ストライプ状の第一導電形表面 領域の長さが500μm以上であることを特徴とする請求項6に記載のMOS半 導体装置。

【請求項8】前記半導体表面における前記ストライプ状の第一導電形表面領域が、長さ方向と異なる方向の複数の凸部を有することを特徴とする請求項2ないし7のいずれかに記載のMOS半導体装置。

【請求項9】前記凸部の配置頻度が、第一導電形表面領域の長さ50μm 当り一個以下であることを特徴とする請求項8に記載のMOS半導体装置。

【請求項10】前記凸部の配置頻度が、第一導電形表面領域の長さ250μ m 当たり一個以下であることを特徴とする請求項9に記載のMOS半導体装置。

【請求項11】前記凸部の第一導電形表面領域から突出した寸法が、2μm 以下であることを特徴とする請求項8ないし10のいずれかに記載のMOS半導体装置。

【請求項12】第一導電型低抵抗層と、第一導電型低抵抗層上に配置された 少なくとも第一導電形半導体領域を含む電圧支持層と、電圧支持層の表面層に配置された第二導電型ウェル領域と、その第二導電型ウェル領域の表面層に配置された第一導電型ソース領域と、第一導電型電圧支持層が第二導電型ウェル領域に 囲まれて表面に達している部分である第一導電型表面領域と第一導電型ソース領域とに挟まれた第二導電型ウェル領域の表面上にゲート絶縁膜を介して設けられ

たゲート電極層と、第一導電型ソース領域と第二導電型ウェル領域との表面に共通に接触して設けられたソース電極と、第一導電型低抵抗層の裏面側に設けられたドレイン電極とを有するMOS半導体装置において、前記ゲート電極層が、幅に対して長さの長い複数のストライプ状をなすことを特徴とするMOS半導体装置。

【請求項13】前記ストライプ状のゲート電極が、平面図上でそれぞれ第二 導電型ウェル領域に囲まれて配置されていることを特徴とする請求項12に記載のMOS半導体装置。

【請求項14】前記ストライプ状のゲート電極がそれぞれ一つ以上の前記第一導電形表面領域を覆って配置されていることを特徴とする請求項12または13に記載のMOS半導体装置。

【請求項15】前記ストライプ状のゲート電極の主たる部分の幅が4~8μ の範囲にあることを特徴とする請求項12ないし14のいずれかに記載のMOS半導体装置。

【請求項16】前記ストライプ状のゲート電極の主たる部分の幅が $5\sim7~\mu$ の範囲にあることを特徴とする請求項1.5に記載のMOS半導体装置。

【請求項17】前記ストライプ状のゲート電極の長さが100μm 以上であることを特徴とする請求項12ないし16のいずれかに記載のM〇S半導体装置

【請求項18】前記ストライプ状のゲート電極の長さが500μm以上であることを特徴とする請求項17に記載のMOS半導体装置。

【請求項19】前記ストライプ状のゲート電極間をつなぐ幅の狭いブリッジ部分を有することを特徴とする請求項12ないし18のいずれかに記載のMOS半導体装置。

【請求項20】前記ゲート電極のブリッジ部分の幅が4μm以下であることを特徴とする請求項19に記載のMOS半導体装置。

【請求項21】前記ゲート電極のブリッジ部分の主たる部分の下には前記第二導電型ウェル領域が配置されていることを特徴とする請求項19または20に記載のMOS半導体装置。

【請求項22】前記ゲート電極のブリッジ部分の配置頻度が、ゲート電極の長さ50μm 当り一個以下であることを特徴とする請求項19ないし21のいずれかに記載のMOSF半導体装置。

【請求項23】前記ゲート電極のブリッジ部分の配置頻度が、ゲート電極の長さ250μm 当り一個以下であることを特徴とする請求項22に記載のMOS半導体装置。

【請求項24】前記電圧支持層が、第一導電型の半導体領域からなることを 特徴とする請求項1ないし23のいずれかに記載のMOS半導体装置。

【請求項25】前記電圧支持層が、第一導電型半導体領域と第二導電型半導体領域を交互に配置した領域を含むことを特徴とする請求項1ないし23のいずれかに記載のMOS半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、金属(M)-酸化膜(O)-半導体層(S)のゲート構造をもつM OS電界効果トランジスタ(MOSFET)、絶縁ゲートバイポーラトランジスタ(IGBT)等のMOS半導体装置、特に半導体基板の両面に設けられた電極間に電流が流れる縦型のMOS半導体装置に関する。

[0002]

【従来の技術】

一般に、パワー半導体素子には半導体基板の両面に設けられた電極間に電流が流れる縦型半導体が多用されている。図20は従来のプレーナー型のnチャネル縦型MOSFETの一例の断面図である。

この縦型MOSFETではドレイン金属電極20が導電接合した低抵抗の n^+ ドレイン層11の上に電圧支持層となる高比抵抗の n^- ドリフト層12が配置され、その n^- ドリフト層12の上に選択的にpウェル領域13が配置され、そのpウェル領域13内部の表面層に選択的に n^+ ソース領域15が形成されている

[0003]

 n^+ ソース領域 1.5 と n^- ドリフト層 1.2 の表面露出部分 1.4 とに挟まれた p ウェル領域 1.3 の表面上にゲート絶縁膜 1.7 を介してゲート電極層 1.8 が設けられ、 n^+ ソース領域 1.5 と p ウェル領域 1.3 との表面に共通に接触してソース電極 1.9 が設けられている。

上記デバイス内のpウェル領域13のソース電極19と接触する表面にソース電極19との接触抵抗を低減させる乃至はラッチアップ耐量向上の為に p^+ コンタクト領域21が設けられる場合もある。

[0004]

このような縦型MOSFETにおける、オン状態の時のオン抵抗は素子内部の電流経路の抵抗の総和として表すことが可能であるが、特に高耐圧素子のオン抵抗では高比抵抗のn⁻ ドリフト層12の部分の抵抗が支配的になる。

MOSFETの損失を下げる為にはこのn⁻ ドリフト層12の比抵抗を下げたり、厚さを薄くしたりすることが有効である。しかし、オフ状態の時にはこのn⁻ ドレイン層12が空乏化して電圧支持層となる為、抵抗値を下げるためにn⁻ ドリフト層12の不純物濃度を高くして比抵抗を下げたり、厚さを薄くしたりすると、耐圧低下が起きてしまう。

[0005]

逆に耐圧の高い半導体装置ではn ドリフト層12を厚くしなければならないため、必然的にオン抵抗が高くなり、損失が大きくなる。

すなわちオン抵抗と耐圧の間にはトレードオフ関係がある。このトレードオフ 関係はMOSFETだけでなく、IGBT、バイポーラトランジスタ、ダイオー ド等のパワー半導体素子に於いても、程度の差はあれ同様に成立することが知ら れている。

[0006]

また、従来の上記のようなデバイスでは、pウェル領域13は一般的にゲート電極層18をマスクにして不純物を導入して形成されるため、その平面形状はほぼゲート電極層18の反転形状になる。図21、図22は、従来デバイスのゲート電極18のパターンの例を示す平面図である。

図21は、ゲート電極18の窓あけ形状が四角形の例であり、例えば特公平7-83123号公報等に開示されている。 pウェル領域13は、ゲート電極18の窓を通じた不純物導入により形成されるため、その平面形状は四角形となる。 n⁺ソース領域はゲート電極18の窓を一方の端とした不純物導入により四角環状に形成される。図21のゲート電極18の窓内部には、pウェル領域13及び n⁺ソース領域と接触して設けられるソース電極の接触領域24が示されている。ソース電極接触領域24も相似の四角形とされる。

[0007]

図22はゲート電極18の窓あけ形状が六角形の例であり、例えばUSP4, 593,302等に開示されている。この場合もpウェル領域13の平面形状は 六角形となる。ソース電極接触領域24も相似の六角形とされる。

[0008]

【発明が解決しようとする課題】

pウェル領域13の形状が図21、図22のような場合、各pウェル領域13はn ドリフト層12のn ドリフト表面部14に囲まれた形状となっている。 言い換えると、n ドリフト表面部14に対してpウェル領域13が凸型を形成していることから、その間のpn接合部分の電界強度が形状効果によって高くなり、本来n ドリフト層12とpウェル領域13との不純物濃度で決まる耐圧よりも低い耐圧となってしまう。

[0009]

このことから、耐圧を確保するためにはn⁻ ドリフト層12の不純物濃度を低くする必要があり、それが更にオン抵抗を増加させる一因となっっていた。

この p ウェル領域 1 3 の形状効果による耐圧低下を抑制する一つの方法として、例えば U S P 5 , 7 2 3 , 8 9 0 ではゲート電極の主要部分を一方向に延びたストライプ状とする方法がおこなわれている。

[0010]

図23は、そのゲート電極18のパターンを示す平面図である。この場合、pウェル領域13の主要部分の平面形状もストライプ状となる。コンタクト領域24もストライプ状とされる。

しかし、このゲート電極18をストライプ状としたMOSFETにおいても問題が無いわけではない。

[0011]

従来の四角形や六角形の窓を持つゲート電極の場合、ゲート電極への制御信号はゲート電極の形状がネットワーク的に作用するため、そのゲート抵抗は低く抑えられていた。しかし、ゲート電極18をストライプ状とした場合、ゲート電極への制御信号は、ストライプの両端からのみの一方向経路しか無いためゲート抵抗は増加してしまい、後述するスイッチング損失の増大を招くことになった。

[0012]

MOSFETの損失低減には、先に述べたオン抵抗によるオン状態の損失低減と共に、スイッチング時の損失低減も必要である。一般的にスイッチング時の損失低減には、スイッチング時間の短縮、特に素子がオン状態からオフ状態に変わる際のスイッチング時間を短縮することが重要である。

縦型MOSFETのスイッチング時間を短縮するためには、図20のn 表面 領域14とゲート絶縁膜17を介して対向しているゲート電極18との間で構成 される容量Crssを低減させることが必要である。そして、それにはpウェル 領域13に挟まれたn 表面領域14の幅を小さくすることが有効である。

[0013]

しかし、pウェル領域13に挟まれたn 表面領域14の幅を小さくすると、MOSFETのオン抵抗成分の一つである、接合型電界効果トランジスタ作用による抵抗成分(以下JFET抵抗と記す)が大きくなり、オン抵抗が高くなってしまう。

このJFET抵抗が高くなる問題の解決法の一つとして、例えばUSP4,593,302に開示されているカウンタードープ法がある。確かにその技術を用いて、オン抵抗の増加を抑制することができるが、JFET抵抗を少しでも下げるためn 表面領域14の幅を大きくすると耐圧低下に繋がってしまう。この耐圧低下を避けるには、逆にカウンタードープの量を少なくする必要があり、結果的にJFET抵抗の増加抑制効果が小さくなるという堂々巡りに陥ってしまう問題がある。

[0014]

また、スイッチング損失低減のためには、上記Crsso低減以外にゲート駆動電荷量Qgo低減も有効である。QgはMOS型デバイスの入力容量Cissに対するゲート・ソース間電圧VgsがO(V)から駆動電圧V1(V)までの充電電荷量として計算され次式で表される。

[0015]

【数1】

V1

 $Qg = \int_0 C i s s \cdot V g s dC/dV$

上式からСіѕѕを低減することが、Qgの低減に繋がることがわかる。

MOS型デバイスでのCissは端子間容量で下式で表される。

[0016]

【数2】

C i s s = C g s + C g d

ここで、Cgsはゲート・ソース間容量、Cgdはゲート・ドレイン間容量(=Crss)である。

[0017]

Crsso低減には、先に記したカウンタードープによるJFET抵抗の低減による解決策の他に、別の解決策もある。図 24 は別の解決策を取ったMOSFETの断面図である。 n^- 表面領域 14 と対向するゲート絶縁膜 17 の一部に厚いゲート絶縁膜 25 を設けて、Crsso 低下を図っている。

しかしこの場合は、ゲート絶縁膜17と厚いゲート絶縁膜25の絶縁膜に段差が生じるため、段差部分の電界強度が高くなり耐圧低下を起こす問題がある。

[0018]

更にCgsを低減には、ゲート電極18の面積を小さくする方法が考えられるが、例えば図23に示すストライプ状ゲート電極の場合、ゲート電極の幅を細くすると、前述のデバイス内部のゲート抵抗が増加してスイッチング損失が増加する。

以上のような種々の問題に鑑み本発明の目的は、オン抵抗と耐圧とのトレード オフ関係を大幅に改善し、高耐圧でありながらオン抵抗の低減をはかり、更にス イッチング損失の低減も同時に実現可能な半導体素子を提供することにある。

[0019]

【課題を解決するための手段】

上記課題解決のため本発明は、第一導電型低抵抗層と、第一導電型低抵抗層上に配置された少なくとも第一導電形半導体領域を含む電圧支持層と、電圧支持層の表面層に配置された第二導電型ウェル領域と、その第二導電型ウェル領域の表面層に配置された第一導電型ソース領域と、第一導電型電圧支持層が第二導電型ウェル領域に囲まれて表面に達している部分である第一導電型表面領域と第一導電型ソース領域とに挟まれた第二導電型ウェル領域の表面上にゲート絶縁膜を介して設けられたゲート電極と、第一導電型ソース領域と第二導電型ウェル領域との表面に共通に接触して設けられたソース電極と、第一導電型低抵抗層の裏面側に設けられたドレイン電極とを有するMOS半導体装置において、次のような手段を取る。

[0020]

まず、電圧支持層が表面に達している部分である第一導電型表面領域が第二導電型ウェル領域に囲まれているものとする。

そのようにすれば、第二導電形ウェル領域が第一導電形表面領域に囲まれて配置された構造の従来のデバイスと異なり、第二導電形ウェル領域の形状効果による電界の強度の増加を抑制することが可能となり、電圧支持層を低抵抗化しても高い耐圧が確保できるようになる。そして電圧支持層を低抵抗化すれば、低オン抵抗化が実現出来る。

[0021]

更に前記半導体表面におけるMOS構造を備えた第一導電形ソース領域を含めた第二導電形ウェル領域の表面積に対する前記第二導電形ウェルに囲まれて配置された第一導電形表面領域の面積比率を小さくすることによって、第一導電形表面領域とゲート絶縁膜を介して対向するゲート電極との間で構成される容量Crssを低減することが可能となる。しかし、前記半導体表面の第1導電形ドレイ

ン領域の面積比率を小さくすると、先に説明したようにオン抵抗が高くなる。

[0022]

この第一導電形表面領域の面積比率を変えた試作デバイスについての、その面積比率と先に記したゲート・ドレイン間容量Crsshよびオン抵抗Ronとの関係を図13に示す。横軸は第一導電形ソース領域を含めた第二導電形ウェル領域の表面積に対する第一導電形表面領域の面積比率、縦軸はCrsshよびRonである。なおこの試作実験は、後述する実施例1のタイプの活性領域の面積を約 $16\,\mathrm{mm}^2$ としたnチャネルMOSFETについておこなったものである。第一導電形表面領域の長さは $3.6\,\mathrm{mm}$ である。

[0023]

図13よりCrssは第一導電形表面領域の面積比率に比例して大きくなることがわかる。従って、面積比率はできるだけ小さいほうが望ましく、Crssを実デバイスで許容できる15pF以下とするには、面積比率を0.23以下とする必要がある。

一方Ronは、第一導電形表面領域の面積比率が0.15ないし0.2で最小となる。面積比率が0.2より大きくなると緩やかに造大し、逆に0.15よりも小さくなると、急速に増大している。従って、Ronを実デバイスで許容出来うる最小値の2倍以下に抑えるためには、面積比率を0.01以上とする必要がある。

[0024]

これらを総合して面積比率は、0.01~0.2の範囲とすることが望ましい。そうすれば、低オン抵抗と低Crssを兼ね備えたデバイスが実現できる。

次に、表面における第一導電型表面領域の形状が、幅に対して長さの長いスト ライプ状をなすものとする。

そのようにしてもまた、ストライプ状の第一導電型表面領域が第二導電型ウェル領域に囲まれているので、従来のデバイスのような第二導電型ウェル領域が第一導電型表面領域に囲まれて配置された構造と異なり、第二導電型ウェル領域の形状効果による電界の強度の増加を抑制することが可能となり、電圧支持層を低抵抗化しても高い耐圧が確保できるようになる。

[0025]

更に、前記半導体表面における前記ストライプ状の第一導電型表面領域の主たる部分の幅を 0. 1 ~ 2 μm の範囲とする。

第一導電型表面領域のストライプの幅を小さくすることによって、第一導電形表面領域とゲート絶縁膜を介して対向するゲート電極との間で構成される容量 Crssを低減することが可能となる。しかし、同時にオン抵抗が高くなる。

[0026]

第一導電形表面領域の幅を変えた試作デバイスについての、第一導電形表面領域の幅とCrssおよびオン抵抗Ronとの関係を図14に示す。横軸は第一導電形表面領域の幅、縦軸はCrssおよびRonである。第一導電形表面領域の長さは3.6mmとした。

図14よりCrssは第一導電形表面領域の幅に比例して大きくなることがわかる。従って、幅はできるだけ小さいほうが望ましく、Crsssを実デバイスで 許容できる15pF以下とするには、幅を約3μm以下とする必要がある。

[0027]

一方Ronは、第一導電型表面領域の幅が1.5ないし2μm で最小となる。幅が2.5μm より大きくなると緩やかに増大し、逆に1μm よりも小さくなると、急速に増大している。従って、Ronを実デバイスで許容出来うる最小値の2倍以下に抑えるためには、幅を0.1μm 以上とする必要がある。

このようにドレイン領域が短い範囲ではオン抵抗とCrsskhトレードオフの関係にある。実使用上低オン抵抗で低Crsskh を両立するにはCrsskh 15 p F以下でオン抵抗が1. 5 Ω 以下が望ましいことから第一導電型表面領域の幅は 0. 1 μ m 以上、2 μ m 以下の範囲に限定される。そうして小さいCrsskh 現できれば、スイッチング損失を小さくすることができる。

[0028]

また、ストライプ状の第一導電型表面領域の主たる部分の幅が広がると表面での電界強度の高くなり耐圧が低下する。一方、上記表面ドレイン領域の主たる部分の幅が狭くなるとJFET抵抗が増加してオン抵抗が高くなるが、上のように最適の寸法範囲を限定することで耐圧が低下せず、オン抵抗が高くならないデバ

イスが可能となる。

[0029]

ストライプ状の第一導電型表面領域の場合にも、第二導電形ウェル領域と第一導電形ソース領域との表面積の和に対する前記第二導電形ウェルに囲まれて配置された第一導電形表面領域の面積比率を小さくすることによって、第一導電形表面領域とゲート絶縁膜を介して対向するゲート電極との間で構成される容量Crssを低減することが可能となる。同時にオン抵抗が増大するが、先に述べたように第一導電型表面領域の面積比率の範囲を限定することで、耐圧の低下が起きずに、オン抵抗の増加が許容範囲内で、Crssも小さく抑えることが出来るデバイスが可能となる。

[0030]

いくつかの手段を1つのデバイス内で満足する構造とすることでより性能の向 上するデバイスが可能となる。

ストライプ状の第一導電型表面領域の長さが長くなると、同一面積でのチャネル幅が広がることからオン抵抗が低くなるが、一方でデバイス内部のゲート抵抗が高くなり、このことでスイッチング時間が遅くなり、スイッチング損失が増加する。

[0031]

逆に第一導電型表面領域の長さ方向の途中にゲート電極を設ける等して、長さを短くすると、デバイス内部のゲート抵抗は小さくなりスイッチング時間が短くなることでスイッチング損失が低減するものの、同一面積でのチャネル幅が狭くなることからオン抵抗が高くなる。

つまり第一導電型表面領域の長さを適当な範囲に限定することが重要である。

[0032]

第一導電形表面領域の長さを変えた試作デバイスについての、第一導電形表面 領域の長さとスイッチング時間を支配する出力容量Cossおよびオン抵抗Ro nとの関係を図15、16、17、18に示す。横軸は第一導電形表面領域の長 さ、縦軸はCissまたはRonである。第一導電形表面領域の幅1.6μm、 表面積比率は0.12とした。

[0033]

図15において、第一導電形表面領域の長さが 500μ m 以上になるとCosss は殆ど変わらない値となるが、 500μ m 以下では徐々に増加を示している。

図16は図15の中の第一導電形表面領域の長さが400 μ m 以下の部分を拡大した特性である。図14からCissid100 μ m 以下になると急激に増大することがわかる。このことから、スイッチング時間を短くするためには表面 nドレイン領域の1方向に沿った長さは100 μ m 以上、望ましくは500 μ m以上に限定されるべきであることがわかる。

[0034]

次にオン抵抗との関係を図17と図18に示す。図17に見られるように第一導電形表面領域の長さが500 μ m以上になるとオン抵抗は殆ど変わらない値となるが、500 μ m以下では徐々に増加を示している。図18は図17の中のドレイン領域の長さが400 μ m以下の部分を拡大した特性である。図18からオン抵抗は100 μ m以下になると急激に増加する。このことから、オン抵抗を低くするためには表面nドレイン領域の1方向に沿った長さは100 μ m以上、特に500 μ m以上に限定されるべきである。

[0035]

そのようにすれば、オン抵抗が低く、スイッチング損失の小さいデバイスが実 現出来る。

また、ゲート電極がストライプ状の複数の部分であってもよい。

そのようなゲート電極をマスクとして第二導電形ウェル領域を形成すれば、その下方に必然的に第二導電形ウェル領域で周囲を囲まれたストライプ状の第一導電型表面領域が形成される。

[0036]

先に、第一導電型表面領域の幅は $0.1 \mu m$ 以上、 $2 \mu m$ 以下の範囲に限定されると記した。第一導電型表面領域の幅は、第二導電形ウェル領域を形成する際のマスクとなるゲート電極の幅と不純物濃度の横方向への拡散距離で決定される。従って、第一導電型表面領域の幅を上記の適当な値にするためには、横方向拡散距離を約 $2 \mu m$ 弱とすると、ゲート電極の幅を $4 \sim 8 \mu m$ 、望ましくは $5 \sim 7$

μm とするのが良いことになる。

[0037]

また、同じ理由で第一導電型表面領域の長さは、ストライプ状ゲート電極の長さで決定されるので、ストライプ状ゲート電極の値についても先に記した第一導電型表面領域の適当な値である100μm以上、望ましくは500μm以上とするのがよいことになる。

ストライプ状のゲート電極間をつなぐ幅の狭いブリッジ部分を有するものとすれば、ゲート抵抗が低減される。

[0038]

そして、そのゲート電極のブリッジ部分の幅は4 μm 未満であるものとする。

4 μm 未満であれば、第二導電形ウェル領域を形成する際の横方向拡散距離を 約2 μm とすると、ブリッジ部分の下方は両側からの拡散により、第二導電形ウ ェル領域がつながってしまい、第一導電型表面領域を囲む第二導電型ウェル領域 が形成される。

[0039]

ゲート電極のブリッジ部分の配置頻度については、ゲート電極の長さ50μm 当り一個以下、望ましくは250μm 当り一個以下とする。

ゲート電極のブリッジ部分を多数設けると、デバイス内部のゲート抵抗は小さくなるものの、ゲート・ドレイン間容量Cgdが増すので、スイッチング速度が遅く、スイッチング損失が増すことになる。また、しかしゲート電極の下方は、両側からの拡散により、第二導電形ウェル領域がつながるが、その表面層に形成される第一導電型ソース領域の拡散深さは浅いため、横方向拡散距離も短くつながらない。従って、ゲート電極のブリッジ部分の下方はチャネルが形成されず無効領域となるので、同一面積でのチャネル幅が狭くなることからオン抵抗が高くなる。ブリッジ部分を無闇に数を増やすことは得策でない。ストライプ状ゲート電極の長さ100μm、望ましくは500μmの間に1個以上設けない方が良い

[0040]

前記電圧支持層は、第一導電型の半導体領域からなるものでも、また第一導電

型半導体領域と第二導電型半導体領域を交互に配置したいわゆる超接合型としても良い。

[0041]

【発明の実施の形態】

以下に本発明の実施形態を添付図面に基づいて説明する。

[実施例1]

図2は本発明第一の実施形態のnチャネル縦型MOSFETの、主電流が流れる活性部分の部分断面図である。MOSFETのチップには、主に周縁領域に耐圧を保持するガードリング、フィールドプレートといった耐圧構造が設けられるが、本発明の本質に係わる部分ではないので省略した。

[0042]

低抵抗の n^+ ドレイン層 1 1 上の高比抵抗の n^- ドリフト層 1 2 の表面層に選択的にp ウェル領域 1 3 が形成され、そのp ウェル領域 1 3 の内部に n^+ ソース領域 1 5 が形成されている。p ウェル領域 1 3 の間には、 n^- ドリフト層 1 2 の一部である n^- 表面領域 1 4 が表面に達している。2 1 はコンタクト抵抗を改善するための高不純物濃度の p^+ コンタクト領域である。

[0043]

 n^+ ソース領域 $152n^-$ 表面領域 142 に挟まれた p ウェル領域 130 表面上には、ゲート絶縁膜 172 を介して多結晶シリコンのゲート電極層 18 が設けられている。 $194n^+$ ソース領域 $152p^+$ コンタクト領域 212 に共通に接触するソース電極である。このようにソース電極 194 が一ト電極層 180 上および側方に形成された層間絶縁膜 222 を介してゲート電極層 182 上に延長されることが多い。 n^+ ドレイン層 110 裏面側には、ドレイン電極 20 が設けられている。

[0044]

このデバイスの動作機構を簡単に説明する。

阻止状態では一般に接地されているソース電極 19 と同電位のp ウェル領域 13 からn ドリフト層 12 側に向かって空乏層が広がって、空乏層の幅と電界強度で決まる耐圧が確保される。空乏層の広がりはn ドリフト層 12 の厚さと比

抵抗とできまり、髙耐圧を得る為には比抵抗を髙く、厚さを厚くすれば良い。

[0045]

ゲート電極 18 にソース電極 19 に対してプラス電位を印加すると、ゲート電極 17 を介してp ウェル領域 13 の表面層 16 に反転層が形成されてチャネルとして動作し、キャリアとして電子が n^+ ソース領域 15 からチャネルを通って n^- 表面ドレイン層 14 に流れ、 n^- ドリフト層 12、 n^+ ドレイン層 11 を経てドレイン電極 20 に流れ、オン状態となる。

[0046]

図2の断面図は、図23の従来のものと良く似ており、異なっている点はpウェル領域13の間のn 表面領域14の幅が狭いことである。

むしろこの実施例1の縦型MOSFETの特徴を良く表しているのは、図1の 半導体基板表面の平面図である。なお図1では、通常半導体素子の周縁領域に設 けられる耐圧構造部を、本発明の本質に係わらないため省略している。

[0047]

図1において、pウェル領域13が、多数の1方向に延びたストライプ状のn 表面領域14を囲んで配置されている。ストライプ状のn 表面領域14の長さが数種類あるのは、図3のチップ表面の電極配置図におけるソース電極19、ゲート金属電極27に対応させるためである。ソース電極19の幅が広い部分では、長いストライブ状n 表面領域14aが配置され、ゲート金属電極27が入り込んでいる部分では短いストライプ状n 表面領域14b、ゲート電極パッド29が設けられてゲート金属電極の幅が広い部分では、更に短いストライプ状n 表面領域14cとなっている。

[0048]

図3において、ソース電極19の内部に外部端子と接続するためのソースパット28が設けられている。ソース電極19を取り囲み、また一部がソース電極19の内部に向かってゲート金属電極27が配置され、ソース電極19の内部に向かったゲート金属電極27の一部に外部端子と接続するためのゲートパット29が設けられている。図3のなかの最外周の外周ドレイン電極30は、一般的に耐圧構造部の最外周に設けられる空乏層の広がりを抑えるためのストッパ電極であ

る。

[0049]

図4は、図1の半導体表面の各領域を作成するマスクとなるゲート電極18の形状、およびゲート電極18とソース電極接触部24との相対配置関係を示す平面図である。但し、ストライプの長さは一定の部分である。共にストライプ状のソース電極接触部24とゲート電極層18とが、交互に配置されている。1方向に延びたゲート電極層18の終端部は、一度細くなった後、再び広くなっている。このゲート電極が終端の前に細くなっているのは活性領域以外のゲート電極面積を最小限にする為と、工程上ゲート電極層18をマスクとしてpウェル領域13を形成する場合、アクセプタ不純物濃度の拡散により、できるだけ前記の細くなったゲート電極層の下を覆うようにすることでCrssの低減が可能となる為である。また、ゲート電極層18の端が広くなっているのは、ゲート金属電極との接続のための接合部分26が設けられているためである。この接合部分26の上に図4のゲート金属電極27が位置合わせされる。

[0050]

もう一度図2に戻るが、ストライプ状 n 表面領域14 a、b、cの端の先に、pウェル領域13で囲まれた小さな n 表面領域14 dが配置されているのが見られる。この n 表面領域14 dは、ゲート電極層18の端の接合部分26の下になった部分であり、接合部分26の寸法を加工工程の能力上必要な寸法としたとき、pウェル領域13で囲いきれなかったものである。工程加工能力が十分に高ければ、この n 表面領域14 dはpウェル領域13で覆われてしまって消滅する。

[0051]

この実施例1のMOSFETの主な寸法例は次のような値とした。

図4のゲート電極18の幅は 5.6μ m、長さは3.6mm、ゲート電極層18間は 9.4μ m、すなわちセルピッチを 15μ m とした。そのゲート電極層18をマスクにpウェル領域13を形成する不純物を導入する。これにより、図100m 表面領域14aの幅は、 1.6μ m、その間のpウェル領域13の幅は130・4 μ m となる。図200pウェル領域130拡散深さは約 4μ m、n n n n n

域 15 の幅は 2.5 μ m、拡散深さは 0.3 μ m、図 4 のソース電極接触領域 2 4 の幅は 7 μ m である。このとき、半導体表面における p ウェル領域 13 の面積に対する n 表面領域 14 の面積比率はおよそ 0.12 となる。

[0052]

ちなみに、同じn 表面領域140pウェル領域130面積に対する面積比率は、従来の図21、22、230MOSFETにおいてそれぞれ、約3、2、1である。

耐圧クラスの異なるMOSFETを試作し、図23の従来のMOSFETと比較した。図19は、耐圧とRonAとの関係を比較した特性比較図である。 横軸は耐圧BV $_{
m DSS}$ 、縦軸はオン抵抗RonAであり、いずれも対数表示している。

[0053]

RonAはほぼ従来の半分になっており、本発明の効果が非常に大きいことが わかる。図の傾向からこの効果は、試作していない耐圧150V以下においても 期待出来る。

更に、試作したMOSFETについて、オン抵抗とゲートドレイン間容量との 積 [Ron・Crss] を3種類の耐圧クラス毎に従来品と比較し、表1にまと めた。

[0054]

【表1】

耐圧 (V)	170	660	990
実施例1の MOSFET	1. 8ΩpF	2. 95ΩpF	15. ΟΩpF
従来MOSF ET	8. 8ΩpF	17.5 ΩpF	80 Ω pF

Ron·Crssはいずれも従来の1/5程度になっている。

デバイスの損失はオン抵抗とスイッチング損失で決まり、スイッチング損失は Crssが小さい程小さくなることから [Ron・Crss] 積の小さいデバイスが損失が小さいことになる。この特性も本発明品は従来品より大幅に小さくなっていて効果が非常に大きいことが分かる。

[0055]

ゲート電極層18の幅を広げると、図13の傾向と同様に、Ronの変動はあまり無いもののCrssが増大し、スイッチング損失が大きくなる。逆に、ゲート電極層18の幅を狭めるとCrssは低下するが、Ronが増大し定常損失が大きくなる。

1 方向に延びたゲート電極の1 方向に沿った長さが実施例1 ではチップの主電流が流れる活性部のサイズにほぼ等しく4 mm程度である。この長さはチップの活性部のサイズとほぼ等しい長さでも良いが、内部ゲート抵抗を増加させない為に5 0 0 μ m乃至1 0 0 μ m以上の間隔でゲート電極と接続する部分を設けても勿論かまわない。

[0056]

なお、図2の断面図が、図20の従来のものと略同じであることからわかるように、実施例1のMOSFETの製造工程は、従来のものと略同じで良く、ただパターンを変えるだけで実現できる。

[実施例2]

図5は本発明第二の実施形態のnチャネル縦型MOSFETのソース電極接触部24とゲート電極18との相対配置関係を示す平面図である。このMOSFE Tは請求項(1)乃至(7)及び(12)乃至(18)、(24)を満たすものである。

[0057]

実施例1の図4で説明した構造と異なる点は、ストライプ状のゲート電極18の両端の他に、その中間にもゲート金属電極との接合部分26が設けられている点である。このようにすることによって、内部ゲート抵抗の低減およびオン抵抗の増加抑制に効果がある。

半分の長さのストライプ状ゲート電極層18のそれぞれの端に接合部分26を 設けるより、実施例2の構造は活性部面積の効率を上げることができる。

[0058]

半導体基板表面の平面図は、途中で n^- 表面領域14が途切れ、小さな n^- 表面領域が挟まれる。加工精度が高ければ、その小さな n^- 表面領域は無くすこと

ができる。

この実施例2では、ゲート金属電極との接合部分26が、ゲート電極層18の中間に1箇所設けられているだけであるが、当然同様の1方向に延びたゲート電極に対して複数箇所設けることも可能である。

[0059]

「実施例3]

図 6 は本発明第二の実施形態の n チャネル縦型MOSFETの半導体基板表面の平面図である。このMOSFETは請求項(2)乃至(5)及び(8)、(9)、(11)、(12)乃至(22)、(24)を満たすものである。図 6 は図2 と同様に耐圧構造部は記入されていない。

[0060]

この例では n^- 表面領域14が、基本的に実施例1の図1と同様に、pウェル領域13で囲まれ、1方向にのびた形状をしている。図2との違いは、 n^- 表面領域14が1方向に延びていて、しかも延びた方向に対しておおむね垂直な方向に複数の凸部31を有している点である。

この凸部31の配置頻度はほぼ 250μ m当たり1個に設定されており、また、この凸部3のn 表面領域14の延びた方向と垂直な方向への寸法は約0.5 μ mである。

[0061]

図7は図6の半導体表面の各領域を作成するマスクとなるゲート電極18の形状、およびゲート電極18とソース電極接触部24との相対配置関係を示す平面図である。

図7の形状が図4の形状と異なる点は、1方向に延びたゲート電極18に、延びた方向に対して垂直にゲート電極のブリッジ32が設けられていることである。このゲート電極のブリッジ32の頻度は、ほぼ250μm当たり1個に設定されている。また、このゲート電極ブリッジ32の幅は2.5μmに設定してある

[0062]

このゲート電極18をマスクとして不純物導入によりpウェル領域13を形成

すると、 p ウェル領域 1 3 の表面横方法への拡散が 2 μ mで設計していることから、ゲート電極のブリッジ 3 2 の下は、ブリッジ 3 2 の両側からの拡散領域が接続されるので、一本の p ウェル領域 1 3 となる。但し、ブリッジ 3 2 の付け根の下の部分では、両側からの拡散領域が接続されないので、 n 表面領域の凸部 3 1 が残ることになる。

[0063]

この例では、ゲート電極18がブリッジ32で接続されていることから、ゲート抵抗が低減され、オン抵抗も低減される。

[実施例4]

図8は本発明第四の実施形態のnチャネル縦型MOSFETのゲート電極18、およびゲート電極18とソース電極接触部24との相対配置関係を示す平面図である。このMOSFETは請求項(2)乃至(5)及び(8)、(9)、(11)、(12)乃至(22)、(24)を満たすものである。

[0064]

実施例3の図7で説明した構造と異なる点は、ストライプ状のゲート電極18 の両端の他に、その中間にもゲート金属電極との接合部分26が設けられている 点である。

このようにすることによって、内部ゲート抵抗の低減およびオン抵抗の増加抑制に効果的である。半分の長さのストライプ状ゲート電極層18のそれぞれの端に接合部分26を設けるより、実施例2の構造は活性部面積の効率を上げることができる。

[0065]

半導体基板表面の平面図は、途中で n^- 表面領域14が途切れ、小さな n^- 表面領域が挟まれる。加工精度が高ければ、 $20n^-$ 表面領域14 d は無くすことができる。

このゲート金属電極との接合部分は、この実施例2では1方向に延びたゲート電極の中間に1箇所設けられているだけであるが、当然同様の構造を1方向に延びたゲート電極に対して複数箇所設けることも可能である。

[0066]

[実施例5]

図9は本発明第五の実施形態のnチャネル縦型MOSFETの半導体基板表面の平面図である。このMOSFETは請求項(1)乃至(7)及び(12)乃至(18)、(24)を満たすものである。図17には実施例1と同様に耐圧構造部は省略している。

[0067]

図9において、n 表面領域14は1方向に延びたストライプ状で、複数が平行に配置され、周囲をpウェル領域13で囲まれている。

図10は図9の半導体表面の各領域を作成するマスクとなるゲート電極層18 の形状、およびゲート電極層18とソース電極接触部24との配置関係を示す平 面図である。

[0068]

1方向に延びた形状のゲート電極層18が複数配置されている。実施例1の図4と異なる点は、1方向に延びたゲート電極層18の幅が全体で同じ幅となっているところである。加工精度が十分に高ければ、このようにゲート電極層18の幅内でゲート金属電極接触部26が形成できる。

また、本実施例5ではゲート電極層18の1方向に延びた終端部分の角を落として鋭角にならないような形状としているが、直角のまま終端していても本特許の内容の作用・効果に影響は無い。

[0069]

「実施例6]

次に図11は本発明第五の実施形態のnチャネル縦型MOSFETのゲート電極層18の形状、およびゲート電極層18とソース電極接触部24との配置を示す平面図である。このMOSFETは請求項(1)乃至(7)及び(12)乃至(18)、(24)を満たすものである。

[0070]

実施例5の図10で説明した構造と異なる点は、ストライプ状のゲート電極層 18の両端の他に、その中間にもゲート金属電極との接合部分26が設けられて いる点である。

このようにすることによって、内部ゲート抵抗の低減およびオン抵抗の増加抑制に効果的である。半分の長さのストライプ状ゲート電極層18のそれぞれの端に接合部分26を設けるより、実施例2の構造は活性部面積の効率を上げることができる。

[0071]

[実施例7]

図12は本発明第七の実施形態のnチャネル縦型MOSFETの主要部分の部分断面図である。

これまでの例はいずれも電圧支持層が単一の n ドリフト層 1 2 であった。しかし、電圧支持層が単一の層でなければならないわけではない。

[0072]

近年、特に高耐圧の半導体装置において、逆電圧印加時には空乏化する高不純物濃度で幅の狭い n層と p層とを交互に並べた並列 p n層を電圧支持層とするいわゆる超接合半導体装置が開発されている。

[0073]

【発明の効果】

以上説明したように本発明は、MOS半導体装置において、第一導電型電圧支持層の表面露出部である第一導電型表面領域が、第二導電型ウェル領域に囲まれており、第一導電型ソース領域を含めた第二導電型ウェル領域の表面積に対して、その表面積の比を0.01~0.2の範囲内とし、或いはその形状を、その幅が0.1~2μmのストライプ状とすることによって、オン抵抗と耐圧とのトレードオフ関係を大幅に改善し、高耐圧でありながらオン抵抗の低い、更にスイッチング損失も少ないものを実現できることを示した。

[0074]

従来のMOS半導体装置の工程等を変える必要が無く、パターンを変えるだけで大幅な特性改善が可能な本発明は、特にパワー半導体の分野で大きな貢献をなすものである。

【図面の簡単な説明】

【図1】

本発明実施例1のnチャネル縦型MOSFETの基板表面の平面図

【図2】

実施例1のnチャネル縦型MOSFETの主要部の部分断面図

【図3】

実施例1のnチャネル縦型MOSFETチップの金属電極平面図

【図4】

実施例1のnチャネル縦型MOSFETのゲート電極層、ソース電極配置図

【図5】

本発明実施例2のnチャネル縦型MOSFETのゲート電極層、ソース電極配置図

【図6】

実施例3のnチャネル縦型MOSFETの基板表面の平面図

【図7】

本発明実施例3のnチャネル縦型MOSFETのゲート電極層、ソース電極配 置図

【図8】

本発明実施例4のnチャネル縦型MOSFETのゲート電極層、ソース電極配置図

【図9】

本発明実施例5のnチャネル縦型MOSFETの基板表面の平面図

【図10】

実施例5のnチャネル縦型MOSFETのゲート電極層、ソース電極配置図

【図11】

本発明実施例6のnチャネル縦型MOSFETのゲート電極層、ソース電極配

置図

【図12】

本発明実施例7のnチャネル縦型MOSFETの主要部の部分断面図

【図13】

試作したnチャネル縦型MOSFETにおける表面nドレイン領域面積比率と Crss、R_{on}との関係を示す特性図

【図14】

試作したn チャネル縦型MOSFETにおける表面n ドレイン領域の主たる部分の幅とCrss R nn との関係を示す特性図

【図15】

試作したn チャネル縦型MOSFETにおける表面n ドレイン領域の長さとC oss との関係を示す特性図

【図16】

試作したnチャネル縦型MOSFETにおける表面nドレイン領域の長さとCossとの関係を示す特性図

【図17】

試作したnチャネル縦型MOSFETにおける表面nドレイン領域の長さとRonとの関係を示す特性図

【図18】

試作したnチャネル縦型MOSFETにおける表面nドレイン領域の長さとRonとの関係を示す特性図

【図19】

本発明のnチャネル縦型MOSFETおよび比較例における耐圧とRonAの 関係を比較した比較図

【図20】

従来のnチャネル縦型MOSFETの断面図

【図21】

従来のnチャネル縦型MOSFETの一例のゲート電極の平面図

【図22】

従来のnチャネル縦型MOSFETの別の例のゲート電極の平面図 【図23】

従来のnチャネル縦型MOSFETの更に別の例のゲート電極の平面図 【図24】


従来のnチャネル縦型MOSFETの別の例の断面図

【符号の説明】


- 11 nドレイン層
- 12 n ドリフト層
- 13 pウェル領域
- 14、14a、14b、14c、14d n 表面領域
- 15 n⁺ ソース領域
- 16 チャネル領域
- 17 ゲート酸化膜
- 18 ゲート電極層
- 19 ソース電極
- 20 ドレイン電極
- 21 p⁺ コンタクト領域
- 22 層間絶縁膜
- 24 ソース電極接触部
- 26 ゲート金属電極接触部
- 27 ゲート金属電極
- 28 ソース電極パッド
- 29 ゲート電極パッド
- 30 周縁電極
- 3 1 凸部
- 32 ゲート電極層ブリッジ
- 42 並列pn層
- 42a nドリフト領域
- 42b p仕切り領域

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】





【図13】




【図14】









【図17】




【図18】




【図19】




【図20】




【図21】




【図22】



【図23】



【図24】



特2000-361106

【書類名】

要約書

【要約】

【課題】MOS半導体装置の耐圧とオン抵抗とのトレードオフ関係を改善し 、高耐圧、低オン抵抗でしかも高速スイッチングが可能なMOS半導体装置を提 供する。

【解決手段】高比抵抗のn ドリフト層12の表面露出部であるn 表面領 域 14 の表面形状を p ウェル領域 13 で囲まれたストライプ状とし、 n サース 領域15を含むpウェル領域13の面積に対するn 表面領域14の面積比を、 0.01~0.2の範囲とする。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2000-361106

受付番号

50001529871

書類名

特許願

担当官

第五担当上席

0094

作成日

平成12年12月 1日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000005234

【住所又は居所】

神奈川県川崎市川崎区田辺新田1番1号

【氏名又は名称】

富士電機株式会社

【代理人】

申請人

【識別番号】

100088339

【住所又は居所】

東京都日野市富士町1番地 富士電機株式会社内

【氏名又は名称】

篠部 正治

出願人履歴情報

識別番号

[000005234]

1. 変更年月日 1990年 9月 5日

[変更理由] 新規登録

住 所 神奈川県川崎市川崎区田辺新田1番1号

氏 名 富士電機株式会社